CLHS IP Core permet aux produits 25 Gbit/s d'atteindre rapidement le marché

Nov 01, 2023

Les applications de crash tests peuvent bénéficier de l’interface fibre optique 25 G de Camera Link HS (CLHS). L'image est capturée par une caméra Excelitas PCO. | Image fournie par Excelitas PCO GmbH

Le protocole CLHS X 25 Gbps IP Core est le même cœur IP que l'on retrouve dans tous les produits CLHS 10 Gbps du marché et est disponible à partir de l'A3 depuis la version originale de la spécification CLHS en 2012. Ce noyau éprouvé présente des fonctionnalités faciles à utiliser. utiliser des interfaces parallèles pour la vidéo, le déclencheur bidirectionnel, les commandes de caméra, le GPIO bidirectionnel et le message de révision CLHS. Répondant à toutes les exigences de codage prioritaires répertoriées dans la spécification CLHS, le noyau simplifie le développement de produits CLHS. Le module PCS associé effectue un codage 64/66b avec correction d'erreur directe garantissant des transmissions sans erreur et permettant au cœur d'être utilisé avec des émetteurs-récepteurs FPGA qui offrent de simples sérialiseurs/désérialiseurs 64 à 1. Aucune autre adresse IP n'est nécessaire.

La spécification CLHS 1.2 a récemment introduit la vitesse de 25 Gbit/s ainsi que les connecteurs QSFP28, SFP28 et MPO. La bonne nouvelle est que les moteurs optiques de 25 Gbit/s sont rétrocompatibles avec les moteurs optiques de 10 Gbit/s où se produit la découverte CLHS. CLHS utilise un processus de négociation de sécurité pour passer à 25 Gbit/s. Plusieurs développeurs ont déjà développé des systèmes 25 Gbit/s en utilisant du matériel 10 Gbit/s éprouvé pour déboguer le produit 25 Gbit/s. Le comité dispose d'une preuve de concept pour atteindre 50 Gbit/s en utilisant le même cœur IP, garantissant ainsi une transition facile vers les vitesses futures.

Cet article décrit les étapes de création d'une solution CLHS 25 Gbit/s dans un FPGA pour une caméra contenant un capteur d'image monochrome ayant 2 048 H x 1 024 V pixels avec une sortie 12 bits fonctionnant à 950 images par seconde. Il est souhaité d'envoyer ces données de 2,99 Go/s à l'hôte pour traitement ; 2,99 Go/s se situe dans la capacité de 3 Go/s d'une seule voie CLHS à 25 G. Une solution SFP28 est choisie.

Le noyau VHDL ouvert acheté auprès de l'A3 pour 1 000 $ (Camera Link HS Standard : The High-Speed ​​Interface for the Future of Imaging and Machine Vision (automate.org)) comprend la caméra CLHS et les modules de capture d'images ainsi que le CLHS PCS, ce qui constitue un ensemble complet. système comme indiqué ci-dessous.

Source de l'image : Teledyne DALSA

Le cœur n’est spécifique à aucun fournisseur et a été implémenté sur les FPGA AMD (Xilinx), Intel (Altera) et MicroChip (PolarFire). Le développeur doit configurer la fonction d'émetteur-récepteur, la distribution d'horloge et la logique qui alimente/reçoit les messages vers/depuis le noyau. La figure ci-dessous montre les canaux de messages virtuels du noyau IP : Pulse (déclencheur), GPIO, Données vidéo, Commande et Révision. La configuration de l'émetteur-récepteur et la distribution de l'horloge sont configurées par les utilisateurs du noyau. Toutes les règles de création, de codage et de priorité des paquets sont gérées par le noyau CLHS. Lors de la découverte, la carte d'acquisition lit les registres obligatoires dans la caméra et décide de lancer le transfert vers un fonctionnement à 25 Gbit/s, ce qui nécessite la reconfiguration des émetteurs-récepteurs et la réinitialisation de toutes les PLL associées.

Source de l'image : Teledyne DALSA

Le noyau présente des interfaces parallèles faciles à utiliser. À titre d'exemple, le message d'impulsion est envoyé en définissant le mode d'impulsion souhaité et les octets associés dans l'interface parallèle, puis une impulsion d'une largeur d'horloge est appliquée à la broche d'entrée de demande d'envoi. Le message Pulse est ensuite transmis sur la liaison, où le récepteur CLHS décode le type de message et signale la disponibilité des données parallèles au système de l'utilisateur avec une impulsion PulseMsgValidStrobe d'une horloge. Les messages GPIO et Revision utilisent des méthodologies identiques. La taille des paquets vidéo et de commande peut atteindre respectivement 8 000 et 1 000 octets. L'utilisateur écrit respectivement les données 64 bits ou 32 bits dans le tampon CLHS avec une impulsion d'activation d'écriture et, une fois l'écriture des données du paquet terminée, et en définissant le contenu de l'octet d'en-tête parallèle, émet une demande d'envoi d'une horloge sur le message. port qui amène le noyau IP à envoyer le message sur le lien. Au niveau du récepteur, le paquet entrant est décodé et correctement stocké dans le tampon de réception de vidéo ou de commande et émet une impulsion d'une horloge, telle que VidMsgValidStrobe, pour signaler que le tampon est prêt à être lu.